Проектирование на ПЛИС

Общая информация о курсе

Предмет: 

  • Информатика

Структурное подразделение: 

Форма проведения курса: 

  • Очно-дистанционная

Общая продолжительность курса: 

140 ак. ч.

Продолжительность очной части курса: 

60 ак. ч.

Продолжительность дистанционной части курса: 

80 ак. ч.

Форма аттестации: 

  • Очная

Стоимость курса: 

14 000 руб.
Расписание занятий

Дата начала курса: 

18.09.14

Дата окончания курса: 

21.12.14

Время проведения занятий: 

очно-заочная, без отрыва от работы
Описание курса

Целевая аудитория курса: 

Преподаватели и студенты, школьники или профессиональные работники

Уровень начальной подготовки: 

для слушателей обязательно знание языка "Си" и навыков программирования на нём, образование не ниже среднего, отличное знание ПК

Характер курса: 

  • Элективный, инновационный

Аннотация курса: 

FPGA (Field Programmable Gate Array) или ПЛИС (Программируемая Логическая Интегральная Схема) – полупроводниковый кристалл, связи между вентилями и логику работы которого можно формировать и менять многократно во время работы. ПЛИС включает набор логических ячеек (вентили, триггеры, ячейки памяти) и программируемую матрицу, которая обеспечивает соединение этих ячеек в соответствии с проектом разработчика. Если раньше требовалась армия инженеров, чтобы разработать все платы цифрового устройства, то сегодня это может быть спроектировано одним человеком внутри одной микросхемы ПЛИС.
Сегодня ПЛИС это непревзойденный по эффективности и производительности инструмент для реализации алгоритмов управления и регулирования, сбора и обработки данных. Емкость современных ПЛИС настолько велика, что в них могут быть реализованы не только такие модули, как например PCI Express, Ethernet 10/100/1000, USB, контроллер DDR2, DVI, SATA, но и наиболее производительные процессоры, например, PowerPC 440. Для ПЛИС уже реализовано огромное множество специализированных модулей. ПЛИС одновременно в режиме реального времени может исполнять тысячи программ ПИД регулирования и обработки различных сигналов, в том числа сверхширокополосных. Реконфигурация позволяет за считанные миллисекунды перенастроить ПЛИС на выполнение новой задачи.
Курс предназначен для подготовки инженеров-проектировщиков электронных систем сбора, анализа, обработки и передачи информации. Возможные применения таких систем включают в себя управление экспериментальными физическими установками; сбор, анализ и передачу экспериментальных данных; сопряжение электронных систем со стандартными интерфейсами персонального компьютера (PCI Express, USB, RS232). На ПЛИС возможно производить высокоскоростную обработку данных (цифровая обработка одномерных сигналов, работа с потоковым видео сигналом, параллельные вычисления).

Преподаватели курса: 

Янышев Денис Николаевич, Елизаров Сергей Георгиевич

Программа курса: 

Раздел 1. История развития интегральных схем (от транзистора до ПЛИС). Классификация современных ИС по методу соединения элементов. Общая архитектура ПЛИС. Конфигурационная память и возможность реконфигурации. Обзор семейства ПЛИС фирмы Xilinx. Применение ПЛИС в современном мире.

Раздел 2. Введение в VHDL. Синтаксис и семантика языков программирования. Иерархия проекта VHDL. Основные конструкции языка VHDL. Типы данных. Логические и арифметические операторы. Среда проектирования ISE. Моделирование и синтез простейших ФАЛ (функция алгебры логики).

Раздел 3. Комбинационные логические элементы и их описание на языке VHDL. «Последовательные» и «параллельные» операторы. Моделирование и синтез комбинационных элементов в среде ISE.

Раздел 4. Последовательные логические элементы. Статическая и динамическая синхронизация. Принцип построения синхронных схем. Временная диаграмма распространения сигнала в синхронной схеме. Временные задержки на комбинационных элементах, времена установки и сброса триггера. Описание последовательных элементов на VHDL.

Раздел 5. Моделирование и синтез последовательных логических элементов в среде ISE. Теория цифровых конечных автоматов. Их описание на VHDL.

Раздел 6. Архитектура ПЛИС – углубленно. Фабрика логики. Структура конфигурационного логического блока и блоков ввода/вывода. Общие трассировочные ресурсы, трассировочные ресурсы для сигналов синхронизации. Дополнительные аппаратные ресурсы кристалла ПЛИС: блочная память, умножители, генераторы частоты, мультигигабитные последовательные передатчики (MGT). Конфигурационная память и способы загрузки конфигурационных данных.

Литература и иные материалы курса: 

1. Максфилд К. Проектирование на ПЛИС. Курс молодого бойца. Москва. Издательский дом «Додэка-XXI». 2007
2. Сергиенко А. М. VHDL для проектирования вычислительных устройств
3. Pong P. Chu. RTL Hardware Design Using VHDL. Coding for Efficiency, Portability and Scalability

Контактная информация

Телефон: 

+7(495)938-21-39

Email: 

Адрес: 

119991, Москва, Ломоносовский пр. д.27 к. 1, комната Г-729